본문으로 건너뛰기
Github-star-radar
언어 · Verilog

Verilog

주 언어가 Verilog인 추적 중인 오픈소스 리포지토리를 스타 수 순으로 보여줘요.

리포지토리 47개
  • microwatt@antonblanchard

    VHDL 2008로 작성된 초소형 Open POWER ISA 소프트코어

    725+2최근 7일 스타 변화
  • verilog-i2c@alexforencich

    FPGA 구현을 위한 Verilog I2C 인터페이스

    723+2최근 7일 스타 변화
  • OpenROAD-flow-scripts@The-OpenROAD-Project

    RTL-to-GDS 흐름을 구현하는 OpenROAD 스크립트. 문서는 https://openroad-flow-scripts.readthedocs.io/en/latest/ 에서 확인할 수 있습니다.

    723+9최근 7일 스타 변화
  • OpenTimer@OpenTimer

    VLSI 시스템을 위한 고성능 타이밍 분석 도구

    714+3최근 7일 스타 변화
  • wb2axip@ZipCPU

    버스 브리지 및 기타 잡다한 도구

    699+3최근 7일 스타 변화
  • gateGPT@fguzman82

    커스텀 칩을 위한 풀 트랜스포머. RTL 기반 microGPT로 Virtex-5 FPGA에서 초당 약 56k 토큰 생성

    640+4최근 7일 스타 변화
  • OpenSTA@The-OpenROAD-Project

    OpenSTA 엔진

    611+2최근 7일 스타 변화
  • mor1kx@openrisc

    mor1kx - OpenRISC 1000 프로세서 IP 코어

    587+1최근 7일 스타 변화
  • verilog-uart@alexforencich

    Verilog UART

    579+2최근 7일 스타 변화
  • graphics-gremlin@schlae

    오픈 소스 레트로 ISA 비디오 카드

    578+0최근 7일 스타 변화
  • FPGA(xilinx xczu7ev-ffvc1156-2-i) 기반의 Convolutional Neural Network 가속기 구현체로, yolov8 추론에 60ms가 소요됩니다.

    576+2최근 7일 스타 변화
  • CFU-Playground@google

    더 빠른 ML 프로세서를 위한 커스텀 오퍼레이션 코드 기반 TensorFlow Lite for Microcontrollers(TFLM) 가속 프레임워크

    564+3최근 7일 스타 변화
  • ASIC-Design-Roadmap@abdelazeem201

    ASIC(주문형 반도체) 설계 여정은 길고 개념에서 사양, 테이프아웃에 이르는 여러 주요 단계를 포함합니다. 최종 제품은 일반적으로 (나노미터 단위로) 매우 작지만, 이 긴 여정은 흥미롭고 많은 엔지니어링 과제로 가득 차 있습니다.

    555+4최근 7일 스타 변화
  • vroom@MoonbaseOtago

    VRoom! RISC-V CPU입니다.

    522+0최근 7일 스타 변화
  • ucr-eecs168-lab@sheldonucr

    UC Riverside의 EECS168 실습 일정

    519+0최근 7일 스타 변화
  • vdatp@danfoisy

    음향 트랩 입자를 이용한 볼륨 디스플레이

    517+1최근 7일 스타 변화
  • shrike@vicharak-in

    Low cost microcontroller + FPGA board for makers , hobbyist and student for endless possibility.

    506최근 7일 스타 변화
← 언어 목록으로